Udělám svoji obvyklou chybu - tentokrát patrně záměrně a to že skočím doprostřed věcí místo abych začal nějak systematicky. Patrně budu nucen postavit DPLL - tedy digitální smyčku fázového závěsu. Což je obvod, který na základě frekvence referenčního oscilátoru produkuje frekvenci, která je násobkem, nebo podílem této reference.
Taková věc má jako základ VCO což je voltage controlled oscillator - oscilátor řízený napětím, pak většinou je nějaká dělička frekvence, fázový komparátor a dolní propust, která produkuje napětí řídící VCO. Analogové smyčky fázového závěsu - většinou pracují s jednoduchými LC oscilátory. Kdybych zavzpomínal na svoji radiovou minulost mohl bych jmenovat Colpitts, Hartley, Clapp, Vačkář - byla to kdysi velká věda, protože oscilátor byl základem kvality rádia.
Mně ale čeká Digitální fátový závěs - tedy pravoúhlý signál jde dovnitř a pravoúhlý signál jde ven - takže používat k tomuto účelu oscilátory s cívkou ??? Proto jsem se zanořil do literatury a jako obvykle jsem narazil na tuny balastu. Postavit z toho "co dalo GM" RC oscilátor který zvládne frekvence nad 40 MHz - a nebude obsahovat příliš mnoho "černé magie" ? Přitom je jasné že něco takového je běžné, protože Internet je plný článků typu "puboš přetaktoval AMD na 8GHz". Takže je jasné, že přímo uvnitř procesorů je VCO které umožňuje frekvence - od obvyklých, nebo energeticky úsporných 1 GHz až po rekordních 8 GHz. Přitom to určitě nebude LC oscilátor, protože dělat na chipu procesoru cívku (lze provést) a tím si do procesoru vestavět anténu chytající "elektromagrentické peklo" uvnitř moderních procesorů - to by udělal jedině blázen.
Nakonec jsem objevil tento článek, který mě nasměroval na "current depleted ring oscillators". Tedy věřte nevěřte v procesorech kmitají takové řetězce (kruhy) z lichého počtu hradel s tím, že jim dvěma dalšími tranzistory škrtíme proud (jedním ze zdroje a druhým do země) tak můžeme ladit frekvenci tohoto obvodu až o řád. !!! Kam se vidláci hrabou na stavitele procesorů !!
Přece jenom - kruh z inverotrů - to zavání ještě přiliš velkou černou magií - hlavně teda hrozí, že vezmete hradla od jiné firmy a ony budou kmitat na úplně jiné frekvenci což smyčka PLL nestačí dorovnat. Proto jsem zkusil totéž ale s mým oblíbeným oscilátorem ze 74HC14 - tam přece jenom frekvence záleží především na hodnotě odporu a kondenzátoru. A vstkutku - funguje to jako báseň.
Při 5V kmital pokusný obvod na 35 MHz.
A tentýž obvod jenom změnou napájecího napětí klesl při 1.6V s frekvencí na 7.4 MHz. To je pro mé potřeby více než slušné a jenom přestavěním obvodu na DPS se zbavím parazitní kapacity kontaktního pole a frekvence bude na mnou požadovaných 43MHz. Samozřejmě je otázka proč se s tak elementárním obvodem nesetkáme na prvních stranách učebnice pro průmyslovky ?
Patrně je to proto, že ovlivňovat jakýkoliv obvod změnou napájecího napětí je považováno za '"nečestné a nesportovní" potom - študáci by se asi bouřili učit se vzoreček pro frekvenci tohoto oscilátoru, který je f=1/(R*C), kdyby věděli, že to vlastně není pravda. A potom jsou tu dva opravdové problémy - pro vytvoření jednoho VCO "vyplýtváte" celý integrák s 6 invertory. A poslední problém - s měnícím se napájením se mění i amplituda a střední hodnota generovaného signálu - potřebujete tedy navíc ještě nejméně 2 další hradla - 1 na obnovu stejnosměrné úrovně a amplitudy a druhé jako buffer.
Než skončíme - pokusím se fantazírovat jak to vlastně funguje - u "current depleted ring oscillator" je mi to relativně jasné - tam s omezením proudu do invertorů ovlivňujete rychlost přeběhu signálu a tím celkovou frekvenci. U oscilátoru ze Schmidtova klopného obvodu jako je 74HC14 k tomu přistupuje ještě to, že hystereze tohoto obvodu patrně závisí na vlastnosteh polovodičů uvnitř a mění se mnohem méně než odpovídá změně napájecího napětí - což jinými slovy znamená, že neklesající hystereze při klesajícím napájení de-facto relativně roste a s ní i perioda kmitání.
To byl vidlácký oscilátor řízený napětím - zbývá už jenom rada paní Kubáčové novomanželkám ..... DNEŠNÍ RADA PANÍ KUBÁČOVÉ BYLA PANÍ KUBÁČOVOU CENZUROVÁNA, ABY TCHÝNĚ, KTERÁ PRAVIDELNĚ ČTE TENTO BLOG NEPŘIŠLA O POSLEDNÍ ILUZE .... takže tak ....
kolemjdoucí | 9. ledna 2014 v 7:15
Na to asi klasická 4046 (nebo její varianty jako MM74HC4046) asi stačit nebude, že?
Netuším vůbec účel konstrukce DPLL, ale střelím naslepo pár odkazů, třeba v datasheetech najdete nějakou inspiraci:
http://www.idt.com/products/clocks-timing/application-specific-clocks/computing-clocks/computing-clock-generators
http://www.analog.com/en/rfif-components/pll-synthesizersvcos/products/index.html#PLLs_w/_Integrated_VCOs
http://www.torex.co.jp/english/products/pll_clock_generator_ics/
http://www.edn.com/design/analog/4372709/Build-a-digital-PLL-with-three-ICs